阻塞 非阻塞

阻塞式（blocking）的操作符为 “ = ”
非阻塞式（non-blocking）的操作符为 “ <= ”. "<"可形象的记忆为时钟脉冲。有时钟脉冲时，一起获得赋值。

阻塞语句是顺序执行的，而非阻塞语句是同时执行的.
阻塞语句运用在组合逻辑电路设计里面，非阻塞语句运用在时序逻辑电路设计里面。


所谓阻塞就是指在一个“begin...end”块中的多个阻塞赋值语句内，赋值语句不允许任何别的Verilog语句的干扰，直到现行的赋值完成时刻，它才允许别的赋值语句的执行。只有上一句完全执行完毕后，才会执行下一语句，否则阻塞程序的执行。即顺序执行。

非阻塞赋值非阻塞赋值操作符用小于等于号 (即 <= )表示。为什么称这种赋值为非阻塞赋值？这是因为非阻塞赋值允许其他的Verilog语句同时进行操作