1. rst约束的问题 Post By:2008-12-10 9:41:00
Q: 在综合窗口,找到这个文件,双击出现这个提示,不能对rst作约束.
At line 5 while processing "D:/Actelprj/RAM_module/synthesis/main_sdc.sdc"
invalid command name "create_clock"
请问是什么原因.
A:把这个文件删除,然后重新在Synplif中用图形界面生产约束文件后再导入即可
如果试验教程里的是通过自己新建工程来做的,有些试验中的复位引脚reset由于负载扇出较大,软件会在I/O口处自动插入CLKBUF的宏,并在Designer软件的I/O Attribute Edit进行I/O分配时,将rst 分配给开发板上的按键K2(FPGA 引脚K11)。
解决方法:
1.在synplify时,修改SDC文件,添加syn_noclockbuf的约束;
2.在.v文件中进行约束:input reset/*synsesis syn_noclockbuf=1*/;
2.我的前仿真通过了,但布局布线后仿真出现错误,所以输出信号都变成了高阻态,这是什么原因呢
A:1.可能没有满足建立时间和保持时间,当不满足这两个时间后,会在Modelsim命令行下有相应的提示。
2.在仿真的时候,复位信号不要和时钟同步。
3.EasyFPGA030开发平台下载出现“Signal Integrity Failure” Post By:2009-2-9 13:29:00
求助!!!!
EasyFPGA030开发平台下载时出现问题,提示:
Rescanning for Programmers...
Rescanning for Programmers DONE.
programmer 'FPBBALTLPT1' : Para2Buff
programmer 'FPBBALTLPT1' : Scan Chain...
Error: programmer 'FPBBALTLPT1' : Signal Integrity Failure
Integrity Check Pattern Not Found.
Integrity Check Pattern :
550FAAF000FF0000FFFF
IrScan Error.
TDO stuck at 1
Chain Analysis Failed.
Error: programmer 'FPBBALTLPT1' : Data Bit length : 8272
Error: programmer 'FPBBALTLPT1' : Compare Data : FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
Error: programmer 'FPBBALTLPT1' : Scan Chain FAILED.
Error: Failed to run Action.
恒通的驱动没装对,hc属性应该改为配置二
关注者
博客归档
-
▼
2009
(137)
-
▼
三月
(33)
- ouravr
- 碳膜电阻
- 郭天祥Altium Desinger视频教程
- 7805
- 焊接视频
- 热风焊台
- 焊接
- 贴片 电阻
- 电容种类
- 元件价格
- actel 使用问题
- ghost actual size less than reported size
- softice
- 硬盘逻辑序列号更改
- 恒通pcima卡
- actel 使用
- 周立功博客
- verilog 中 wire与 reg区别
- Verilog/Modelsim+Debussy)
- modelsim中怎么看verilog模块内部的信号啊?
- modbus
- 电子网址大全(囊括了个中国优秀电子技术网站)
- 串口通信
- 阻塞 非阻塞
- 74ls244 74ls245 区别
- 2极管压降
- 常用的电平转换方案
- 快克
- 器件家族
- cmos ttl 电平
- 录音软件设置
- 74系列集成电路的分类及区别
- PCMCIA Last modified: Thursday, Feb...
-
▼
三月
(33)
没有评论:
发表评论