1-插入设备:计算机提示发现新硬件,在设备管理器下多出个USB Device,双击USB Device,点击"详细信息",选中"硬件 Id"查看VID和PID,在有的系统(如在win2K/winxp HOME版)下没有"详细信息",可以通过c:\windows\setupapi.log文件来查看VID和PID举例如下:
(1)CH340T芯片做USB转异步串口USB\Vid_1a86&Pid_7523&Rev_0252USB\Vid_1a86&Pid_7523其中Vid=1a86,Pid=7523
(2)CH341T/CH341A芯片做USB转异步串口USB\Vid_1a86&Pid_5523&Rev_0303USB\Vid_1a86&Pid_5523其中Vid=1a86,Pid=5523
2-获得驱动:可以通过光盘获得也可以通过网络获得,下载地址:wch公司网站http://www.wch.cn/download/list.asp?id=65
3-安装驱动:运行CH341SER.EXE安装程序,一定注意是CH341SER.EXE,而不是ch340ir.exe. 想当然地用ch340ir.exe安装,其实不然,吃了好多亏,ch340ir.exe是340转ir红外的,不是usb转串口的,千万不能搞错。
4-安装方法一:
自动安装:点击"INSTALL",如果驱动安装成功,在设备管理器下多出个COM端口,一般从COM3开始分配。可以将其调整成为com1.
安装方法二:命令行方法:安装 setup /s . 卸载 setup /u
5. 测试串口是否安装正确:
用串口助手,打开串口。打开成功后通过该串口收发特殊字符串识别CH341串口,在300bps波特率下向该串口发出特殊字符串“CH341Ser?”,如果在约200毫秒之内 收到应答字符“W”,那么该串口就是当前已经连接的CH341串口。安装成功
enjoy
2009年5月31日星期日
2009年5月26日星期二
2009年5月22日星期五
51单片机P0口上拉电阻的阻值问题(转载)
0推荐如果是驱动led,那么用1K左右的就行了。如果希望亮度大一些,电阻可减小,最小不要小于200欧姆,否则电流太大;如果希望亮度小一些,电阻可增大,增加到多少呢,主要看亮度情况,以亮度合适为准,一般来说超过3K以上时,亮度就很弱了,但是对于超高亮度的LED,有时候电阻为10K时觉得亮度还能够用。通常就用1k的。对于驱动光耦合器,如果是高电位有效,即耦合器输入端接端口和地之间,那么和LED的情况是一样的;如果是低电位有效,即耦合器输入端接端口和VCC之间,那么除了要串接一个1——4.7k之间的电阻以外,同时上拉电阻的阻值就可以用的特别大,用100k——500K之间的都行,当然用10K的也可以,但是考虑到省电问题,没有必要用那么小的。对于驱动晶体管,又分为PNP和NPN管两种情况:对于NPN,毫无疑问NPN管是高电平有效的,因此上拉电阻的阻值用2K——20K之间的,具体的大小还要看晶体管的集电极接的是什么负载,对于LED类负载,由于发管电流很小,因此上拉电阻的阻值可以用20k的,但是对于管子的集电极为继电器负载时,由于集电极电流大,因此上拉电阻的阻值最好不要大于4.7K,有时候甚至用2K的。对于PNP管,毫无疑问PNP管是低电平有效的,因此上拉电阻的阻值用100K以上的就行了,且管子的基极必须串接一个1——10K的电阻,阻值的大小要看管子集电极的负载是什么,对于LED类负载,由于发光电流很小,因此基极串接的电阻的阻值可以用20k的,但是对于管子的集电极为继电器负载时,由于集电极电流大,因此基极电阻的阻值最好不要大于4.7K。对于驱动TTL集成电路,上拉电阻的阻值要用1——10K之间的,有时候电阻太大的话是拉不起来的,因此用的阻值较小。但是对于CMOS集成电路,上拉电阻的阻值就可以用的很大,一般不小于20K,我通常用100K的,实际上对于CMOS电路,上拉电阻的阻值用1M的也是可以的,但是要注意上拉电阻的阻值太大的时候,容易产生干扰,尤其是线路板的线条很长的时候,这种干扰更严重,这种情况下上拉电阻不宜过大,一般要小于100K,有时候甚至小于10K。根据以上分析,上拉电阻的阻值的选取是有很多讲究的,不能乱用。
烙铁的使用与保养
烙铁的使用与保养
(一)关于清洁海绵
清洁海绵每次使用之前,应先拿在水中充分吃水、浸泡,然后充分挤干后放置在烙铁架内,这样做的目的是为了防止烙铁头在高温状态下直接和水接触而加速氧化。需要指出的是,清洁海绵的作用就是檫试烙铁头上的残锡和氧化物,切勿甩锡和敲锡。
(二)关于烙铁头的保养
烙铁头是易耗品,正确的使用和保养可以极大的延长烙铁头的寿命。首先,新的烙铁头第一次使用之前,务必先将烙铁温度调至220度,让烙铁头的上锡部位充分吃锡,最好是浸泡在锡堆里5分钟,然后在清洁海绵上檫试干净,并把烙铁温度再次调至300度,重复上述程序,最后把烙铁温度调至所需要使用温度进行使用。这样做的目的是在烙铁头上锡层形成一层保护膜,防止新的烙铁头在高温状态下直接氧化。每天下班之前,将烙铁头在清洁海绵上檫试干净,然后上一点新鲜的焊锡,第二天使用之前,还是将烙铁头在清洁海绵上檫试干净,重新上锡后使用。按以上方式进行操作,可最大限度的达到烙铁头的使用寿命。需要指出的是,烙铁头的使用温度不宜过高,温度越高,烙铁头的寿命越短,一般建议使用温度350度。正常情况下,当烙铁使用温度为350度,每天工作8小时,按正常保养程序进行保养时,烙铁头使用寿命一般为3万个焊点左右。
1. 进行焊接工作前必须先把清洁海绵湿水,再挤干多余水份。这样才可以使烙铁头得到最好的清洁效果。如果使用非湿润的清洁海绵,会使烙铁头受损而导致不上锡。
2. 进行焊接工作时以下焊接的顺序可以使烙铁头得到焊锡的保护及减低氧化速度。3. 进行焊接工作后先把温度调到约250°C,然后清洁烙铁头,再加上一层新锡作保护。(如果使用非控温焊铁,先把电源切断,让烙铁头温度稍为降低后才上锡。)
4. 注意事项a. 尽量使用低温焊接高温会使烙铁头加速氧化,降低烙铁头寿命。如果烙铁头温度超过470°C,它的氧化速度是380°C的两倍。b. 勿施压过大在焊接时,请勿施压过大,否则会使烙铁头受损变形。只要烙铁头能充份接触焊点,热量就可以传递。另外选择合适的烙铁头也能帮助传热。
c. 经常保持烙铁头上锡这可以减低烙铁头的氧化机会,使烙铁头更耐用。使用后,应待烙铁头温度稍为降低后才加上新焊锡,使镀锡层有更佳的防氧化效果。
d. 保持烙铁头清洁及即时清理氧化物如果烙铁头上有黑色氧化物,烙铁头就可能会不上锡,此时必须立即进行清理。清理时先把烙铁头温度调到约250°C,再用清洁海绵清洁烙铁头,然后再上锡。不断重复动作,直到把氧化物清理为止。
e. 选用活性低的助焊剂活动性高或腐蚀性强的助焊剂在受热时会加速腐蚀烙铁头,所以应选用低腐蚀性的助焊剂。注:切勿使用沙纸或硬物清洁烙铁头。f. 把焊铁放在焊铁架上不需使用焊铁时,应小心地把焊铁摆放在合适的焊铁架上,以免烙铁头受到碰撞而损坏。
g. 选择合适的烙铁头选择正确的烙铁头尺寸和形状是非常重要的,选择合适的烙铁头能使工作更有效率及增加烙铁头之耐用程度。选择错误的烙铁头会影响焊铁不能发挥最高效率,焊接质量也会因此而减低。
烙铁头之大小与热容量有直接关系,烙铁头越大,热容量相对越大,烙铁头越小,热容量也越小。进行连续焊接时,使用越大的烙铁头,温度跌幅越少。此外,因为大烙铁头的热容量高,焊接的时候能够使用比较低的温度,烙铁头就不易氧化,增加它的寿命。
短而粗的烙铁头传热较长而幼的烙铁头快,而且比较耐用。扁的、钝的烙铁头比尖锐的烙铁头能传递更多的热量。一般来说,烙铁头尺寸以不影响邻近元件为标准。选择能够与焊点充份接触的几何尺寸能提高焊接效率。
(一)关于清洁海绵
清洁海绵每次使用之前,应先拿在水中充分吃水、浸泡,然后充分挤干后放置在烙铁架内,这样做的目的是为了防止烙铁头在高温状态下直接和水接触而加速氧化。需要指出的是,清洁海绵的作用就是檫试烙铁头上的残锡和氧化物,切勿甩锡和敲锡。
(二)关于烙铁头的保养
烙铁头是易耗品,正确的使用和保养可以极大的延长烙铁头的寿命。首先,新的烙铁头第一次使用之前,务必先将烙铁温度调至220度,让烙铁头的上锡部位充分吃锡,最好是浸泡在锡堆里5分钟,然后在清洁海绵上檫试干净,并把烙铁温度再次调至300度,重复上述程序,最后把烙铁温度调至所需要使用温度进行使用。这样做的目的是在烙铁头上锡层形成一层保护膜,防止新的烙铁头在高温状态下直接氧化。每天下班之前,将烙铁头在清洁海绵上檫试干净,然后上一点新鲜的焊锡,第二天使用之前,还是将烙铁头在清洁海绵上檫试干净,重新上锡后使用。按以上方式进行操作,可最大限度的达到烙铁头的使用寿命。需要指出的是,烙铁头的使用温度不宜过高,温度越高,烙铁头的寿命越短,一般建议使用温度350度。正常情况下,当烙铁使用温度为350度,每天工作8小时,按正常保养程序进行保养时,烙铁头使用寿命一般为3万个焊点左右。
1. 进行焊接工作前必须先把清洁海绵湿水,再挤干多余水份。这样才可以使烙铁头得到最好的清洁效果。如果使用非湿润的清洁海绵,会使烙铁头受损而导致不上锡。
2. 进行焊接工作时以下焊接的顺序可以使烙铁头得到焊锡的保护及减低氧化速度。3. 进行焊接工作后先把温度调到约250°C,然后清洁烙铁头,再加上一层新锡作保护。(如果使用非控温焊铁,先把电源切断,让烙铁头温度稍为降低后才上锡。)
4. 注意事项a. 尽量使用低温焊接高温会使烙铁头加速氧化,降低烙铁头寿命。如果烙铁头温度超过470°C,它的氧化速度是380°C的两倍。b. 勿施压过大在焊接时,请勿施压过大,否则会使烙铁头受损变形。只要烙铁头能充份接触焊点,热量就可以传递。另外选择合适的烙铁头也能帮助传热。
c. 经常保持烙铁头上锡这可以减低烙铁头的氧化机会,使烙铁头更耐用。使用后,应待烙铁头温度稍为降低后才加上新焊锡,使镀锡层有更佳的防氧化效果。
d. 保持烙铁头清洁及即时清理氧化物如果烙铁头上有黑色氧化物,烙铁头就可能会不上锡,此时必须立即进行清理。清理时先把烙铁头温度调到约250°C,再用清洁海绵清洁烙铁头,然后再上锡。不断重复动作,直到把氧化物清理为止。
e. 选用活性低的助焊剂活动性高或腐蚀性强的助焊剂在受热时会加速腐蚀烙铁头,所以应选用低腐蚀性的助焊剂。注:切勿使用沙纸或硬物清洁烙铁头。f. 把焊铁放在焊铁架上不需使用焊铁时,应小心地把焊铁摆放在合适的焊铁架上,以免烙铁头受到碰撞而损坏。
g. 选择合适的烙铁头选择正确的烙铁头尺寸和形状是非常重要的,选择合适的烙铁头能使工作更有效率及增加烙铁头之耐用程度。选择错误的烙铁头会影响焊铁不能发挥最高效率,焊接质量也会因此而减低。
烙铁头之大小与热容量有直接关系,烙铁头越大,热容量相对越大,烙铁头越小,热容量也越小。进行连续焊接时,使用越大的烙铁头,温度跌幅越少。此外,因为大烙铁头的热容量高,焊接的时候能够使用比较低的温度,烙铁头就不易氧化,增加它的寿命。
短而粗的烙铁头传热较长而幼的烙铁头快,而且比较耐用。扁的、钝的烙铁头比尖锐的烙铁头能传递更多的热量。一般来说,烙铁头尺寸以不影响邻近元件为标准。选择能够与焊点充份接触的几何尺寸能提高焊接效率。
钽电容
106c代表什么?106是容量为10uF c应是耐压值为16V
代表什么?10616_k_ k的上下各有一横线819代表10uF 耐压值为16V
钽电容耐压用不同的字母来标注,如下:
F 2.5 G 4 L 6.3 A 10 C 16 D 20 E 25 V 35 T 50
钽电容的优点和缺点 钽电容全称是钽电解电容,也属于电解电容的一种,使用金属钽做介质,不像普通电解电容那样使用电解液,,钽电容不需像普通电解电容那样使用镀了铝膜的电容纸烧制,本身几乎没有电感,但也限制了它的容量。此外,钽电容内部没有电解液,很适合在高温下工作。 钽电容的特点是寿命长、耐高温、准确度高、滤高频改波性能极好,不过容量较小、价格也比铝电容贵,而且耐电压及电流能力较弱。它被应用于大容量滤波的地方,像CPU插槽附近就看到钽电容的身影,多同陶瓷电容,电解电容配合使用或是应用于电压、电流不大的地方。 在钽电解电容器工作过程中,具有自动修补或隔绝氧化膜中的疵点所在的性能,使氧化膜介质随时得到加固和恢复其应有的绝缘能力,而不致遭到连续的累积性破坏。这种独特自愈性能,保证了其长寿命和可靠性的优势。 钽电解电容器具有非常高的工作电场强度,并较类型电容器都大,以此保证它的小型化。 钽电容滤波好的原因: 钽电容的性能优异,是电容器中体积小而又能达到较大电容量的产品,钽电容器非常方便地较大的电容量,在电源滤波、交流旁路等用途上少有竞争对手。 钽电解电容器具有储藏电量、进行充放电等性能,主要应用于滤波、能量贮存与转换,记号旁路,耦合与退耦以及作时间常数元件等。在应用中要注意其性能特点,正确使用会有助于充分发挥其功能,其中诸如考虑产品工作环境及其发热温度,以及采取降额使用等措施,如果使用不当会影响产品的工作寿命。 固体钽电容器电性能优良,工作温度范围宽,而且形式多样,体积效率优异,具有其独特的特征:钽电容器的工作介质是在钽金属表面生成的一层极薄的五氧化二钽膜。此层氧化膜介质与组成电容器的一端极结合成一个整体,不能单独存在。因此单位体积内所具有的电容量特别大。即比容量非常高,因此特别适宜于小型化。在钽电容器工作过程中,具有自动修补或隔绝氧化膜中的疵点所在的性能,使氧化膜介质随时得到加固和恢复其应有的绝缘能力,而不致遭到连续的累积性破坏。这种独特自愈性能,保证了其长寿命和可靠性的优势。
代表什么?10616_k_ k的上下各有一横线819代表10uF 耐压值为16V
钽电容耐压用不同的字母来标注,如下:
F 2.5 G 4 L 6.3 A 10 C 16 D 20 E 25 V 35 T 50
钽电容的优点和缺点 钽电容全称是钽电解电容,也属于电解电容的一种,使用金属钽做介质,不像普通电解电容那样使用电解液,,钽电容不需像普通电解电容那样使用镀了铝膜的电容纸烧制,本身几乎没有电感,但也限制了它的容量。此外,钽电容内部没有电解液,很适合在高温下工作。 钽电容的特点是寿命长、耐高温、准确度高、滤高频改波性能极好,不过容量较小、价格也比铝电容贵,而且耐电压及电流能力较弱。它被应用于大容量滤波的地方,像CPU插槽附近就看到钽电容的身影,多同陶瓷电容,电解电容配合使用或是应用于电压、电流不大的地方。 在钽电解电容器工作过程中,具有自动修补或隔绝氧化膜中的疵点所在的性能,使氧化膜介质随时得到加固和恢复其应有的绝缘能力,而不致遭到连续的累积性破坏。这种独特自愈性能,保证了其长寿命和可靠性的优势。 钽电解电容器具有非常高的工作电场强度,并较类型电容器都大,以此保证它的小型化。 钽电容滤波好的原因: 钽电容的性能优异,是电容器中体积小而又能达到较大电容量的产品,钽电容器非常方便地较大的电容量,在电源滤波、交流旁路等用途上少有竞争对手。 钽电解电容器具有储藏电量、进行充放电等性能,主要应用于滤波、能量贮存与转换,记号旁路,耦合与退耦以及作时间常数元件等。在应用中要注意其性能特点,正确使用会有助于充分发挥其功能,其中诸如考虑产品工作环境及其发热温度,以及采取降额使用等措施,如果使用不当会影响产品的工作寿命。 固体钽电容器电性能优良,工作温度范围宽,而且形式多样,体积效率优异,具有其独特的特征:钽电容器的工作介质是在钽金属表面生成的一层极薄的五氧化二钽膜。此层氧化膜介质与组成电容器的一端极结合成一个整体,不能单独存在。因此单位体积内所具有的电容量特别大。即比容量非常高,因此特别适宜于小型化。在钽电容器工作过程中,具有自动修补或隔绝氧化膜中的疵点所在的性能,使氧化膜介质随时得到加固和恢复其应有的绝缘能力,而不致遭到连续的累积性破坏。这种独特自愈性能,保证了其长寿命和可靠性的优势。
JTAG与ISP的区别
什么是JTAG?
JTAG是一个通信标准,用于计算机和单片机进行实时快速通讯。
AVR 的JTAG功能(只有部分型号才有)使得AVR的调试工作非常简单,可以通过JTAG 接口对Flash、EEPROM、熔丝位和锁定位进行编程。
使用AVR studio软件和JTAG硬件( AVR JTAG编程器,AVR JTAG仿真器)可以进行程序下载(编程)和程序在线调试。
JTAG接口有四个引脚。以JTAG的术语来说,这些引脚组成了测试访问端口TAP。这些引脚是:
TMS:测试模式选择。此引脚用来实现TAP 控制器各个状态之间的切换。 TCK:测试时钟。JTAG 操作是与TCK 同步的。 TDI: 测试数据输入--需要移位到指令寄存器或数据寄存器(扫描链)的串行输入数据。 TDO:测试数据输出-- 自指令寄存器或数据寄存器串行移出的数据。 什么是ISP?ISP是一种通用的程序下载方式,AVR单片机都有ISP下载接口。可以通过ISP下载线或者STK500把程序下载到单片机中。
ISP下载线成本低廉,制作简单,一个并口ISP下载线只需几十元即可得到。开发工具成本低也是AVR单片机的优势之一。
JTAG与ISP的区别和联系区别:JTAG可以调试程序,而ISP只能下载程序。
联系:同作为AVR程序下载工具,都能把程序从电脑下载到单片机中。都能对芯片的熔丝位和锁定位进行编程。
JTAG调试与普通软件仿真的区别和联系联系:都可以在计算机调试程序终端看到程序的运行效果,都可以设置断点,单步运行,进入循环,跳出循环,连续运行等操作。还能实时观察各寄存器的值,IO口状态等。
区别:软件仿真,用的是计算机来模仿单片机运行,不是全真的环境,很多时候会出现偏差甚至错误。而用JTAG在线调试,程序本身在单片机内运行,完全真实的硬件环境,更准确的反映程序运行的实际情况,有助于大型程序的调试。
JTAG是一个通信标准,用于计算机和单片机进行实时快速通讯。
AVR 的JTAG功能(只有部分型号才有)使得AVR的调试工作非常简单,可以通过JTAG 接口对Flash、EEPROM、熔丝位和锁定位进行编程。
使用AVR studio软件和JTAG硬件( AVR JTAG编程器,AVR JTAG仿真器)可以进行程序下载(编程)和程序在线调试。
JTAG接口有四个引脚。以JTAG的术语来说,这些引脚组成了测试访问端口TAP。这些引脚是:
TMS:测试模式选择。此引脚用来实现TAP 控制器各个状态之间的切换。 TCK:测试时钟。JTAG 操作是与TCK 同步的。 TDI: 测试数据输入--需要移位到指令寄存器或数据寄存器(扫描链)的串行输入数据。 TDO:测试数据输出-- 自指令寄存器或数据寄存器串行移出的数据。 什么是ISP?ISP是一种通用的程序下载方式,AVR单片机都有ISP下载接口。可以通过ISP下载线或者STK500把程序下载到单片机中。
ISP下载线成本低廉,制作简单,一个并口ISP下载线只需几十元即可得到。开发工具成本低也是AVR单片机的优势之一。
JTAG与ISP的区别和联系区别:JTAG可以调试程序,而ISP只能下载程序。
联系:同作为AVR程序下载工具,都能把程序从电脑下载到单片机中。都能对芯片的熔丝位和锁定位进行编程。
JTAG调试与普通软件仿真的区别和联系联系:都可以在计算机调试程序终端看到程序的运行效果,都可以设置断点,单步运行,进入循环,跳出循环,连续运行等操作。还能实时观察各寄存器的值,IO口状态等。
区别:软件仿真,用的是计算机来模仿单片机运行,不是全真的环境,很多时候会出现偏差甚至错误。而用JTAG在线调试,程序本身在单片机内运行,完全真实的硬件环境,更准确的反映程序运行的实际情况,有助于大型程序的调试。
2009年5月19日星期二
什么是灌电流,拉电流和扇出系数
在使用数字集成电路时,拉电流输出和灌电流输出是一个很重要的概念,例如在使用反向器作输出显示时,图1是拉电流,即当输出端为高电平时才符合发光二极管正向连接的要求,但这种拉电流输出对于反向器只能输出零点几毫安的电流用这种方法想驱动二极管发光是不合理的(因发光二极管正常工作电流为5~10mA)。
图2为灌电流输出,即当反向器输出端为低电平时,发光二极管处于正向连接情况,在这种情况下,反向器一般能输出5~10mA的电流,足以使发光二极管发光,所以这种灌电流输出作为驱动发光二极管的电路是比较合理的。因为发光二极管发光时,电流是由电源+5V通过限流电阻R、发光二极管流入反向器输出端,好像往反向器里灌电流一样,因此习惯上称它为“灌电流”输出。
当逻辑门输出端是低电平时,灌入逻辑门的电流称为灌电流,灌电流越大,输出端的低电平就越高。由三极管输出特性曲线也可以看出,灌电流越大,饱和压降越大,低电平越大。逻辑门的低电平是有一定限制的,它有一个最大值UOLMAX。在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOLMAX ≤0.4~0.5V。
当逻辑门输出端是高电平时,逻辑门输出端的电流是从逻辑门中流出,这个电流称为拉电流。拉电流越大,输出端的高电平就越低。这是因为输出级三极管是有内阻的,内阻上的电压降会使输出电压下降。拉电流越大,高电平越低。逻辑门的高电平是有一定限制的,它有一个最小值UOHMIN。在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOHMIN ≥2.4V。
由于高电平输入电流很小,在微安级,一般可以不必考虑,低电平电流较大,在毫安级。所以,往往低电平的灌电流不超标就不会有问题,用扇出系数来说明逻辑门来同类门的能力。扇出系数No是低电平最大输出电流和低电平最大输入电流的比值
对于标准TTL门,NO≥10;对于低功耗肖特基系列的TTL门,NO≥20。
http://www.edacn.net/html/74/44474-51638.html
浅谈上、下拉电阻的作用
上下拉电阻:
1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2、OC门电路必须加上拉电阻,以提高输出的高电平值。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
电阻的具体取值怎么计算的?
上拉电阻是不是应该是接Vcc再接电阻,然后接到管脚上的?
一般上下拉的电阻取值都有个特定的范围,不能太大,也不能太小.都在几K到几十K之间吧,具体的还要看电路要求.
至于接法,上拉电阻简单来说就是把电平拉高,通常用4.7-10K的电阻接到Vcc电源,下拉电阻则是把电平拉低,电阻接到GND地线上。所以是接电源或者接地,再接到需要拉高或者拉地电平的节点上的.
一般说来,不光是重要的信号线,只要信号在一段时间内可能出于无驱动状态,就需要处理。
比如说,一个CMOS门的输入端阻抗很高,没有处理,在悬空状况下很容易捡拾到干扰,如果能量足够甚至会导致击穿或者闩锁,导致器件失效。祈祷输入的保护二极管安全工作吧。如果电平一直处于中间态,那输出就可能是不确定的情况,也可能是上下MOS都导通,对器件寿命造成影响。
总线上当所有的器件都处于高阻态时也容易有干扰出现。因为这时读写控制线处于无效状态,所以不一定会引起问题。你如果觉得自己能够接受的话也就将就了。但是这时你就要注意到,控制线不能悬空,不然……
TTL电路的输入端是一个发射极开路引出的结构,拉高或者不接都是高电平,但是强烈建议不要悬空不接。
上拉还是下拉?要看需要。一方面器件可能又要求,另一方面,比如总线上两个器件,使能控制都是高有效,那么最好下拉,否则当控制信号没有建立的时候就会出现两个冲突,可能烧片。如果计算机总线上面挂了一个D/A,上电复位信号要对它清零或者预置,那么总线可以上下拉到你需要的数字。
至于上下拉电阻的大小,这个情况就比较多了。CMOS输入的阻抗很高,上下拉电阻阻值可以大一些,一般低功耗电路的阻值取得都比较大,但是抗干扰能力相应比较弱一些。
很多场合下拉电阻取值比上拉电阻要小,这个是历史遗留问题。如上面所说,TTL电路上拉时输入3集管基射反偏,没有什么电流,但是下拉时要能够使得输入晶体管工作,这个在TTL的手册中可以查到。
也是为了这个历史遗留问题,有些CMOS器件内部采用了上拉,这时它会告诉你可以不处理这些管脚,但是这时你就要注意了,因为下拉再用10K可能不好使,因为也许内置的20K电阻和外置的10K把电平固定在了1V左右。
有时候你会看到150欧姆或者50欧姆左右的上下拉电阻,尤其是在高速电路中会看到。
150欧姆电阻下拉一般在PECL逻辑中出现。PECL逻辑输出级是设计开路的电压跟随器,需要你用电阻来建立电压。
50欧姆的电阻在TTL电路中用的不多,因为静态功耗实在是比较大。在CML电路和PECL电路中兼起到了端接和偏置的作用。
CML电路输出级是一对集电极开路的三极管,需要一个上拉电阻来建立电平。这个电阻可以放在发送端,那么接受端还需要端接处理,也可以放到接受端,这时候端接电阻和偏置电阻就是一个。PECL电路结构上就好像CML后面跟了一个射极跟随器。
OC门也使用上拉电阻,这个和CML有一点相像,但是还不太一样。CML和PECL电路中三极管工作在线形区,而普通门电路和OC/OD门工作在饱和区。OC/OD门电路常用作电平转换或者驱动,但是其工作速度不会太快。为什么?在OC/OD门中,上拉电阻不能太小,否则功耗会很大。而一般门的负载呈现出一个电容,负载越多,电容越大。当由高到低跳变时,电容的放电通过输出端下拉的MOS或者Bipolar管驱动,速度一般还是比较快的,但是由低到高跳变的时候,就需要通过上拉电阻来完成,R大了几十甚至上百倍,假设C不变,时间常数相应增加同样的倍数。这个在示波器上也可以明显的看出:上升时间比下降时间慢了很多。其实一般门电路上拉比下拉的驱动能力都会差一些,这个现象都存在,只不过不太明显罢了?
在总线的上下拉电阻设计中,就要考虑同样的问题了:总线上往往负载很重,如果你要电阻来提供一些值,你就必须保证电容能通过电阻在一定时间内放电到可接受的范围。如果电阻太大,那么就可能出错。
PLD可编程上下拉,还有总线保持也相当于上下拉,可以省去外接电阻。但是有一些麻烦。
一般输入端才需要上下拉,假设器件10K是一个可行的值,那么10个元件并联会等效有多大的输入上拉电阻?1K。
也就是说,如果你想给信号线预置一个低电平,可能需要200欧姆的外置下拉电阻。这种情况下,如果还有一个3门驱动这个信号,高电平的时候需要扇出15mA左右的静态电流,有点太大了。这就是附加的负载效应。
如果两个器件一个上拉一个下拉,当一个3态门驱动,输出3态时会怎么样?电平1.5V左右,两个门处于不高不低的状态,预置电平的目的没有达到,而且可能诱发震荡,对器件寿命造成影响。
内置上下拉电阻使得设计可靠的电路复杂性增加了,一个不留神就可能留下隐患,而且很难分析,使用中要非常非常小心。如果能够外接电阻,尽量还是少采用内置上下拉或者总线保持的门电路吧。
电阻的上拉与下拉
在网上看到一些对电阻的上拉和下拉不太明白的,输入端的上拉及下拉非常简单但也非常重要。
上拉:通过一个电阻对电源相连。下拉:通过一个电阻到地。
上下拉一般有两个用处:提高输出信号的驱动能力、确定输入信号的电平(防止干扰)。
用过8051的都知道CPU的I/O上通常接有排阻(上拉到5V),这里主要是为了提高输出驱动能力的。因为8051的CPU不是标准的I/O口,输出为低电平时可以吸收均20mA的电流,但输出为高的时候是通过内部一个很大的电阻上拉的,输出高电平时驱动能力很差,所以就通过外部上拉来提高电平输出驱动能力。
一般一个三极管的基极都有两个电阻,一个限流一个上拉或下拉,此处的上下拉主要为了确定输入信号的电平。其实目标是为了防止干扰,因为器件的输入接口一般内阻都很大,很容易受干扰。接一个上下拉电阻其实也就是降低了输入阻抗,提高了抗干扰能力。
一般元器件不用的输入口通要求接上拉或下拉电阻。注意,不用的输出接口就不要接东西了。
拉电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流,区别在于吸收电流是主动的,从芯片输入端流入的叫拉电流,灌入电流是被动的,从输出端流入的叫灌入电流。
上拉和下拉的区别是一个为拉电流,一个为灌电流
一般来说灌电流比拉电流要大
也就是灌电流驱动能力强一些
当逻辑门输出端是低电平时,灌入逻辑门的电流称为灌电流,灌电流越大,输出端的低电平就越高。由三极管输出特性曲线也可以看出,灌电流越大,饱和压降越大,低电平越大。逻辑门的低电平是有一定限制的,它有一个最大值UOLMAX。在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOLMAX ≤0.4~0.5V。
当逻辑门输出端是高电平时,逻辑门输出端的电流是从逻辑门中流出,这个电流称为拉电流。拉电流越大,输出端的高电平就越低。这是因为输出级三极管是有内阻的,内阻上的电压降会使输出电压下降。拉电流越大,高电平越低。逻辑门的高电平是有一定限制的,它有一个最小值UOHMIN。在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOHMIN ≥2.4V。
由于高电平输入电流很小,在微安级,一般可以不必考虑,低电平电流较大,在毫安级。所以,往往低电平的灌电流不超标就不会有问题,用扇出系数来说明逻辑门来同类门的能力。扇出系数No是低电平最大输出电流和低电平最大输入电流的比值.对于标准TTL门,NO≥10;对于低功耗肖特基系列的TTL门,NO≥20
http://www.mcublog.com/blog/blog2007/scott-hong/archives/2008/29708.html
上下拉电阻:
1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2、OC门电路必须加上拉电阻,以提高输出的高电平值。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
电阻的具体取值怎么计算的?
上拉电阻是不是应该是接Vcc再接电阻,然后接到管脚上的?
一般上下拉的电阻取值都有个特定的范围,不能太大,也不能太小.都在几K到几十K之间吧,具体的还要看电路要求.
至于接法,上拉电阻简单来说就是把电平拉高,通常用4.7-10K的电阻接到Vcc电源,下拉电阻则是把电平拉低,电阻接到GND地线上。所以是接电源或者接地,再接到需要拉高或者拉地电平的节点上的.
一般说来,不光是重要的信号线,只要信号在一段时间内可能出于无驱动状态,就需要处理。
比如说,一个CMOS门的输入端阻抗很高,没有处理,在悬空状况下很容易捡拾到干扰,如果能量足够甚至会导致击穿或者闩锁,导致器件失效。祈祷输入的保护二极管安全工作吧。如果电平一直处于中间态,那输出就可能是不确定的情况,也可能是上下MOS都导通,对器件寿命造成影响。
总线上当所有的器件都处于高阻态时也容易有干扰出现。因为这时读写控制线处于无效状态,所以不一定会引起问题。你如果觉得自己能够接受的话也就将就了。但是这时你就要注意到,控制线不能悬空,不然……
TTL电路的输入端是一个发射极开路引出的结构,拉高或者不接都是高电平,但是强烈建议不要悬空不接。
上拉还是下拉?要看需要。一方面器件可能又要求,另一方面,比如总线上两个器件,使能控制都是高有效,那么最好下拉,否则当控制信号没有建立的时候就会出现两个冲突,可能烧片。如果计算机总线上面挂了一个D/A,上电复位信号要对它清零或者预置,那么总线可以上下拉到你需要的数字。
至于上下拉电阻的大小,这个情况就比较多了。CMOS输入的阻抗很高,上下拉电阻阻值可以大一些,一般低功耗电路的阻值取得都比较大,但是抗干扰能力相应比较弱一些。
很多场合下拉电阻取值比上拉电阻要小,这个是历史遗留问题。如上面所说,TTL电路上拉时输入3集管基射反偏,没有什么电流,但是下拉时要能够使得输入晶体管工作,这个在TTL的手册中可以查到。
也是为了这个历史遗留问题,有些CMOS器件内部采用了上拉,这时它会告诉你可以不处理这些管脚,但是这时你就要注意了,因为下拉再用10K可能不好使,因为也许内置的20K电阻和外置的10K把电平固定在了1V左右。
有时候你会看到150欧姆或者50欧姆左右的上下拉电阻,尤其是在高速电路中会看到。
150欧姆电阻下拉一般在PECL逻辑中出现。PECL逻辑输出级是设计开路的电压跟随器,需要你用电阻来建立电压。
50欧姆的电阻在TTL电路中用的不多,因为静态功耗实在是比较大。在CML电路和PECL电路中兼起到了端接和偏置的作用。
CML电路输出级是一对集电极开路的三极管,需要一个上拉电阻来建立电平。这个电阻可以放在发送端,那么接受端还需要端接处理,也可以放到接受端,这时候端接电阻和偏置电阻就是一个。PECL电路结构上就好像CML后面跟了一个射极跟随器。
OC门也使用上拉电阻,这个和CML有一点相像,但是还不太一样。CML和PECL电路中三极管工作在线形区,而普通门电路和OC/OD门工作在饱和区。OC/OD门电路常用作电平转换或者驱动,但是其工作速度不会太快。为什么?在OC/OD门中,上拉电阻不能太小,否则功耗会很大。而一般门的负载呈现出一个电容,负载越多,电容越大。当由高到低跳变时,电容的放电通过输出端下拉的MOS或者Bipolar管驱动,速度一般还是比较快的,但是由低到高跳变的时候,就需要通过上拉电阻来完成,R大了几十甚至上百倍,假设C不变,时间常数相应增加同样的倍数。这个在示波器上也可以明显的看出:上升时间比下降时间慢了很多。其实一般门电路上拉比下拉的驱动能力都会差一些,这个现象都存在,只不过不太明显罢了?
在总线的上下拉电阻设计中,就要考虑同样的问题了:总线上往往负载很重,如果你要电阻来提供一些值,你就必须保证电容能通过电阻在一定时间内放电到可接受的范围。如果电阻太大,那么就可能出错。
PLD可编程上下拉,还有总线保持也相当于上下拉,可以省去外接电阻。但是有一些麻烦。
一般输入端才需要上下拉,假设器件10K是一个可行的值,那么10个元件并联会等效有多大的输入上拉电阻?1K。
也就是说,如果你想给信号线预置一个低电平,可能需要200欧姆的外置下拉电阻。这种情况下,如果还有一个3门驱动这个信号,高电平的时候需要扇出15mA左右的静态电流,有点太大了。这就是附加的负载效应。
如果两个器件一个上拉一个下拉,当一个3态门驱动,输出3态时会怎么样?电平1.5V左右,两个门处于不高不低的状态,预置电平的目的没有达到,而且可能诱发震荡,对器件寿命造成影响。
内置上下拉电阻使得设计可靠的电路复杂性增加了,一个不留神就可能留下隐患,而且很难分析,使用中要非常非常小心。如果能够外接电阻,尽量还是少采用内置上下拉或者总线保持的门电路吧。
电阻的上拉与下拉
在网上看到一些对电阻的上拉和下拉不太明白的,输入端的上拉及下拉非常简单但也非常重要。
上拉:通过一个电阻对电源相连。
下拉:通过一个电阻到地。
上下拉一般有两个用处:提高输出信号的驱动能力、确定输入信号的电平(防止干扰)。
用过8051的都知道CPU的I/O上通常接有排阻(上拉到5V),这里主要是为了提高输出驱动能力的。因为8051的CPU不是标准的I/O口,输出为低电平时可以吸收均20mA的电流,但输出为高的时候是通过内部一个很大的电阻上拉的,输出高电平时驱动能力很差,所以就通过外部上拉来提高电平输出驱动能力。
一般一个三极管的基极都有两个电阻,一个限流一个上拉或下拉,此处的上下拉主要为了确定输入信号的电平。其实目标是为了防止干扰,因为器件的输入接口一般内阻都很大,很容易受干扰。接一个上下拉电阻其实也就是降低了输入阻抗,提高了抗干扰能力。
一般元器件不用的输入口通要求接上拉或下拉电阻。注意,不用的输出接口就不要接东西了。
拉电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流,区别在于吸收电流是主动的,从芯片输入端流入的叫拉电流,灌入电流是被动的,从输出端流入的叫灌入电流。
上拉和下拉的区别是一个为拉电流,一个为灌电流
一般来说灌电流比拉电流要大
也就是灌电流驱动能力强一些
当逻辑门输出端是低电平时,灌入逻辑门的电流称为灌电流,灌电流越大,输出端的低电平就越高。由三极管输出特性曲线也可以看出,灌电流越大,饱和压降越大,低电平越大。逻辑门的低电平是有一定限制的,它有一个最大值UOLMAX。在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOLMAX ≤0.4~0.5V。
当逻辑门输出端是高电平时,逻辑门输出端的电流是从逻辑门中流出,这个电流称为拉电流。拉电流越大,输出端的高电平就越低。这是因为输出级三极管是有内阻的,内阻上的电压降会使输出电压下降。拉电流越大,高电平越低。逻辑门的高电平是有一定限制的,它有一个最小值UOHMIN。在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOHMIN ≥2.4V。
由于高电平输入电流很小,在微安级,一般可以不必考虑,低电平电流较大,在毫安级。所以,往往低电平的灌电流不超标就不会有问题,用扇出系数来说明逻辑门来同类门的能力。扇出系数No是低电平最大输出电流和低电平最大输入电流的比值
对于标准TTL门,NO≥10;对于低功耗肖特基系列的TTL门,NO≥20
http://blog.ednchina.com/fpga2006/28689/message.aspx
在使用数字集成电路时,拉电流输出和灌电流输出是一个很重要的概念,例如在使用反向器作输出显示时,图1是拉电流,即当输出端为高电平时才符合发光二极管正向连接的要求,但这种拉电流输出对于反向器只能输出零点几毫安的电流用这种方法想驱动二极管发光是不合理的(因发光二极管正常工作电流为5~10mA)。
图2为灌电流输出,即当反向器输出端为低电平时,发光二极管处于正向连接情况,在这种情况下,反向器一般能输出5~10mA的电流,足以使发光二极管发光,所以这种灌电流输出作为驱动发光二极管的电路是比较合理的。因为发光二极管发光时,电流是由电源+5V通过限流电阻R、发光二极管流入反向器输出端,好像往反向器里灌电流一样,因此习惯上称它为“灌电流”输出。
在数字电路中我们经常可以看到上、下拉电阻。
一、定义:
1、上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!
2、上拉是对器件注入电流,下拉是输出电流
3、弱强只是上拉电阻的阻值不同,没有什么严格区分
4、对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电
阻的功能主要是为集电极开路输出型电路输出电流通道。
二、拉电阻作用:
1、一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回
到原状态,必须在IC外部另接一电阻。
2、数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过
上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!
3、一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输
出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是
说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端
口平时为低电平,作用吗:
比如:当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入。
4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流,下拉电阻是用来吸收电流
的,也就是我们通常所说的灌电流
5、接电组就是为了防止输入端悬空
6、减弱外部电流对芯片产生的干扰
7、保护cmos内的保护二极管,一般电流不大于10mA
8、通过上拉或下拉来增加或减小驱动电流
9、改变电平的电位,常用在TTL-CMOS匹配
10、在引脚悬空时有确定的状态
11、增加高电平输出时的驱动能力。
12、为OC门提供电流
三、上拉电阻应用原则:
1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),
这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2、OC门电路必须加上拉电阻,才能使用。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,
提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
8、在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。
四、上拉电阻阻值选择原则:
1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个
因素:
1.驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,
设计是应注意两者之间的均衡。
2.下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以
能够向下级电路提供足够的电流。
3.高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电
平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平
门槛之下。
4.频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成
RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的。
OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出
口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平
门限值)。
选上拉电阻时:
500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下,此为最小阻值,再小就拉不下来了。如果
输出口驱动电流较大,则阻值可减小,保证下拉时能低于0.8V即可。
当输出高电平时,忽略管子的漏电流,两输入口需200uA
200uA x15K=3V即上拉电阻压降为3V,输出口可达到2V,此阻值为最大阻值,再大就拉不到2V了。选10K可
用。COMS门的可参考74HC系列
设计时管子的漏电流不可忽略,IO口实际电流在不同电平下也是不同的,上述仅仅是原理,一句话概括为
:输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了(否则多余的电流喂给了级联的输
入口,高于低电平门限值就不可靠了)
此外,还应注意以下几点:
A、要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压又不够,就需要加
上拉电阻。
B、如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管
的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之,
C、尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,
比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防
止直通!
2009年5月13日星期三
PCB的电源线和地线的布线问题
如何有效的去处理电源和地,因为它并不像四层板子,我可以把电源和地放在单独的层面。具体的问题如下:(1)电源和地线在什么情况下走环线较好,什么情况下不能走环线;(2)地线是不是一般都采用就进接地;(3)都说低频的单点接地,高频的多点接地,可是如何是单点接地,如何是多点接地;(4)在地线覆铜时(是不是地线必须要覆铜),采用网格的还是没有网格的,他们有什么区别呢?
答:(1)电源和地线在什么情况下走环线较好,什么情况下不能走环线;两层板最好规划为表层走多条电源信号,另一层走多条地信号,让电源和地信号像“井”字形排列。基本上我们不走环线。(2)地线是不是一般都采用就近接地;一般都是,但要区分模拟和数字地;大信号地和小信号地。(3)都说低频的单点接地,高频的多点接地,可是如何是单点接地,如何是多点接地;单点接地就是把地信号先连起来,然后再接到地上去;--------0(-代表地走线,0代表地)多点接地就是把地信号就近接到地上去,-0-0-0-0-0-0,然后把所有的0接起来;(4)在地线覆铜时(是不是地线必须要覆铜),采用网格的还是没有网格的,他们有什么区别呢? 不一定要铺,但是通常是铺铜的,主要是对单板的抗干扰性能好。我们一般采用没有网格的,采用网格的也行。区别好像是用网格对制造PCB时比较好一些,电气性能没有什么影响。
补充一点,我们一般不推荐铺网格状铜皮,网格状铜皮更容易受干扰,每一个网格就是一个小环路,当周围环境存在强磁场时,在小网格中会形成涡流现象。像王总说的,采用网格状铜皮多是出于加工方面的考虑。
答:(1)电源和地线在什么情况下走环线较好,什么情况下不能走环线;两层板最好规划为表层走多条电源信号,另一层走多条地信号,让电源和地信号像“井”字形排列。基本上我们不走环线。(2)地线是不是一般都采用就近接地;一般都是,但要区分模拟和数字地;大信号地和小信号地。(3)都说低频的单点接地,高频的多点接地,可是如何是单点接地,如何是多点接地;单点接地就是把地信号先连起来,然后再接到地上去;--------0(-代表地走线,0代表地)多点接地就是把地信号就近接到地上去,-0-0-0-0-0-0,然后把所有的0接起来;(4)在地线覆铜时(是不是地线必须要覆铜),采用网格的还是没有网格的,他们有什么区别呢? 不一定要铺,但是通常是铺铜的,主要是对单板的抗干扰性能好。我们一般采用没有网格的,采用网格的也行。区别好像是用网格对制造PCB时比较好一些,电气性能没有什么影响。
补充一点,我们一般不推荐铺网格状铜皮,网格状铜皮更容易受干扰,每一个网格就是一个小环路,当周围环境存在强磁场时,在小网格中会形成涡流现象。像王总说的,采用网格状铜皮多是出于加工方面的考虑。
2009年5月12日星期二
2009年5月7日星期四
线宽 间距 7.5mil
转印纸粘贴:
一整张不行。不能使整个转印纸紧密的贴伏在覆铜板表面。解决方法:把其撕成两半,个个拉紧,就能使其贴伏在覆铜板表面了。做完后水平看一看是不是紧紧贴在覆铜板表面,如若不是,重新拉紧,再来。
半张也不行。明显下半部分没有黄胶带压紧的部分,没转印上去。
热转印,等过塑机达到温度最大195度2分钟后,(我的机子200度到不了)把转印板放到上面预热2分钟,用手拿时感觉到手烫,将其拿下转印,6次。
最后结果:有断线。无短路。
原因分析:
2009年5月6日星期三
2009年5月5日星期二
PCB设计-布线工程师谈
http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=3274380&bbs_page_no=1&bbs_id=1009
一般pcb基本设计流程如下:前期准备->pcb结构设计->pcb布局->布线->布线优化和丝印->网络和drc检查和结构检查->制版。
第一:前期准备。这包括准备元件库和原理图。“工欲善其事,必先利其器”,要做出一块好的板子,除了要设计好原理之外,还要画得好。在进行pcb设计之前,首先要准备好原理图sch的元件库和pcb的元件库。元件库可以用peotel 自带的库,但一般情况下很难找到合适的,最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做pcb的元件库,再做sch的元件库。pcb的元件库要求较高,它直接影响板子的安装;sch的元件库要求相对比较松,只要注意定义好管脚属性和与pcb元件的对应关系就行。ps:注意标准库中的隐藏管脚。之后就是原理图的设计,做好后就准备开始做pcb设计了。
第二:pcb结构设计。这一步根据已经确定的电路板尺寸和各项机械定位,在pcb 设计环境下绘制pcb板面,并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域(如螺丝孔周围多大范围属于非布线区域)。
第三:pcb布局。布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话,就可以在原理图上生成网络表(design-> create netlist),之后在pcb图上导入网络表(design->load nets)。就看见器件哗啦啦的全堆上去了,各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行:
①. 按电气性能合理分区,一般分为:数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区(干扰源);
②. 完成同一功能的电路,应尽量靠近放置,并调整各元器件以保证连线最为简洁;同时,调整各功能块间的相对位置使功能块间的连线最简洁;
③. 对于质量大的元器件应考虑安装位置和安装强度;发热元件应与温度敏感元件分开放置,必要时还应考虑热对流措施;
④. i/o驱动器件尽量靠近印刷板的边、靠近引出接插件;
⑤. 时钟产生器(如:晶振或钟振)要尽量靠近用到该时钟的器件;
⑥. 在每个集成电路的电源输入脚和地之间,需加一个去耦电容(一般采用高频性能好的独石电容);电路板空间较密时,也可在几个集成电路周围加一个钽电容。
⑦. 继电器线圈处要加放电二极管(1n4148即可);
⑧. 布局要求要均衡,疏密有序,不能头重脚轻或一头沉 ——需要特别注意,在放置元器件时,一定要考虑元器件的实际尺寸大小(所占面积和高度)、元器件之间的相对位置,以保证电路板的电气性能和生产安装的可行性和便利性同时,应该在保证上面原则能够体现的前提下,适当修改器件的摆放,使之整齐美观,如同样的器件要摆放整齐、方向一致,不能摆得“错落有致” 。 这个步骤关系到板子整体形象和下一步布线的难易程度,所以一点要花大力气去考虑。布局时,对不太肯定的地方可以先作初步布线,充分考虑。
第四:布线。布线是整个pcb设计中最重要的工序。这将直接影响着pcb板的性能好坏。在pcb的设计过程中,布线一般有这么三种境界的划分:首先是布通,这时pcb设计时的最基本的要求。如果线路都没布通,搞得到处是飞线,那将是一块不合格的板子,可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后,认真调整布线,使其能达到最佳的电器性能。接着是美观。假如你的布线布通了,也没有什么影响电器性能的地方,但是一眼看过去杂乱无章的,加上五彩缤纷、花花绿绿的,那就算你的电器性能怎么好,在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一,不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现,否则就是舍本逐末了。布线时主要按以下原则进行:
①.一般情况下,首先应对电源线和地线进行布线,以保证电路板的电气性能。在条件允许的范围内,尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最细宽度可达0.05~0.07mm,电源线一般为1.2~2.5mm。对数字电路的 pcb可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地则不能这样使用)
②. 预先对要求比较严格的线(如高频线)进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。
③. 振荡器外壳接地,时钟线要尽量短,且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积,而不应该走其它信号线,以使周围电场趋近于零;
④. 尽可能采用45o的折线布线,不可使用90o折线,以减小高频信号的辐射;(要求高的线还要用双弧线)
⑤. 任何信号线都不要形成环路,如不可避免,环路应尽量小;信号线的过孔要尽量少;
⑥. 关键的线尽量短而粗,并在两边加上保护地。
⑦. 通过扁平电缆传送敏感信号和噪声场带信号时,要用“地线-信号-地线”的方式引出。 ⑧. 关键信号应预留测试点,以方便生产和维修检测用
⑨.原理图布线完成后,应对布线进行优化;同时,经初步网络检查和drc检查无误后,对未布线区域进行地线填充,用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层。
——pcb布线工艺要求
①. 线 一般情况下,信号线宽为0.3mm(12mil),电源线宽为0.77mm(30mil)或1.27mm(50mil);线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil),实际应用中,条件允许时应考虑加大距离; 布线密度较高时,可考虑(但不建议)采用ic脚间走两根线,线的宽度为0.254mm(10mil),线间距不小于0.254mm(10mil)。特殊情况下,当器件管脚较密,宽度较窄时,可按适当减小线宽和线间距。
②. 焊盘(pad) 焊盘(pad)与过渡孔(via)的基本要求是:盘的直径比孔的直径要大于0.6mm;例如,通用插脚式电阻、电容和集成电路等,采用盘/孔尺寸 1.6mm/0.8mm(63mil/32mil),插座、插针和二极管1n4007等,采用1.8mm/1.0mm(71mil/39mil)。实际应用中,应根据实际元件的尺寸来定,有条件时,可适当加大焊盘尺寸; pcb板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2~0.4mm左右。
③. 过孔(via) 一般为1.27mm/0.7mm(50mil/28mil); 当布线密度较高时,过孔尺寸可适当减小,但不宜过小,可考虑采用1.0mm/0.6mm(40mil/24mil)。
④. 焊盘、线、过孔的间距要求 pad and via : ≥ 0.3mm(12mil)
pad and pad : ≥ 0.3mm(12mil)
pad and track : ≥ 0.3mm(12mil)
track and track : ≥ 0.3mm(12mil)
密度较高时: pad and via : ≥ 0.254mm(10mil)
pad and pad : ≥ 0.254mm(10mil)
pad and track : ≥ 0.254mm(10mil)
track and track : ≥ 0.254mm(10mil)
第五:布线优化和丝印。“没有最好的,只有更好的”!不管你怎么挖空心思的去设计,等你画完之后,再去看一看,还是会觉得很多地方可以修改的。一般设计的经验是:优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后,就可以铺铜了(place->polygon plane)。铺铜一般铺地线(注意模拟地和数字地的分离),多层板时还可能需要铺电源。时对于丝印,要注意不能被器件挡住或被过孔和焊盘去掉。同时,设计时正视元件面,底层的字应做镜像处理,以免混淆层面。
第六:网络和drc检查和结构检查。首先,在确定电路原理图设计无误的前提下,将所生成的pcb网络文件与原理图网络文件进行物理连接关系的网络检查(netcheck),并根据输出文件结果及时对设计进行修正,以保证布线连接关系的正确性; 网络检查正确通过后,对pcb设计进行drc检查,并根据输出文件结果及时对设计进行修正,以保证pcb布线的电气性能。最后需进一步对pcb的机械安装结构进行检查和确认。
第七:制版。在此之前,最好还要有一个审核的过程。 pcb设计是一个考心思的工作,谁的心思密,经验高,设计出来的板子就好。所以设计时要极其细心,充分考虑各方面的因数(比如说便于维修和检查这一项很多人就不去考虑),精益求精,就一定能设计出一个好板子。
一般pcb基本设计流程如下:前期准备->pcb结构设计->pcb布局->布线->布线优化和丝印->网络和drc检查和结构检查->制版。
第一:前期准备。这包括准备元件库和原理图。“工欲善其事,必先利其器”,要做出一块好的板子,除了要设计好原理之外,还要画得好。在进行pcb设计之前,首先要准备好原理图sch的元件库和pcb的元件库。元件库可以用peotel 自带的库,但一般情况下很难找到合适的,最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做pcb的元件库,再做sch的元件库。pcb的元件库要求较高,它直接影响板子的安装;sch的元件库要求相对比较松,只要注意定义好管脚属性和与pcb元件的对应关系就行。ps:注意标准库中的隐藏管脚。之后就是原理图的设计,做好后就准备开始做pcb设计了。
第二:pcb结构设计。这一步根据已经确定的电路板尺寸和各项机械定位,在pcb 设计环境下绘制pcb板面,并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域(如螺丝孔周围多大范围属于非布线区域)。
第三:pcb布局。布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话,就可以在原理图上生成网络表(design-> create netlist),之后在pcb图上导入网络表(design->load nets)。就看见器件哗啦啦的全堆上去了,各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行:
①. 按电气性能合理分区,一般分为:数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区(干扰源);
②. 完成同一功能的电路,应尽量靠近放置,并调整各元器件以保证连线最为简洁;同时,调整各功能块间的相对位置使功能块间的连线最简洁;
③. 对于质量大的元器件应考虑安装位置和安装强度;发热元件应与温度敏感元件分开放置,必要时还应考虑热对流措施;
④. i/o驱动器件尽量靠近印刷板的边、靠近引出接插件;
⑤. 时钟产生器(如:晶振或钟振)要尽量靠近用到该时钟的器件;
⑥. 在每个集成电路的电源输入脚和地之间,需加一个去耦电容(一般采用高频性能好的独石电容);电路板空间较密时,也可在几个集成电路周围加一个钽电容。
⑦. 继电器线圈处要加放电二极管(1n4148即可);
⑧. 布局要求要均衡,疏密有序,不能头重脚轻或一头沉 ——需要特别注意,在放置元器件时,一定要考虑元器件的实际尺寸大小(所占面积和高度)、元器件之间的相对位置,以保证电路板的电气性能和生产安装的可行性和便利性同时,应该在保证上面原则能够体现的前提下,适当修改器件的摆放,使之整齐美观,如同样的器件要摆放整齐、方向一致,不能摆得“错落有致” 。 这个步骤关系到板子整体形象和下一步布线的难易程度,所以一点要花大力气去考虑。布局时,对不太肯定的地方可以先作初步布线,充分考虑。
第四:布线。布线是整个pcb设计中最重要的工序。这将直接影响着pcb板的性能好坏。在pcb的设计过程中,布线一般有这么三种境界的划分:首先是布通,这时pcb设计时的最基本的要求。如果线路都没布通,搞得到处是飞线,那将是一块不合格的板子,可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后,认真调整布线,使其能达到最佳的电器性能。接着是美观。假如你的布线布通了,也没有什么影响电器性能的地方,但是一眼看过去杂乱无章的,加上五彩缤纷、花花绿绿的,那就算你的电器性能怎么好,在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一,不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现,否则就是舍本逐末了。布线时主要按以下原则进行:
①.一般情况下,首先应对电源线和地线进行布线,以保证电路板的电气性能。在条件允许的范围内,尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最细宽度可达0.05~0.07mm,电源线一般为1.2~2.5mm。对数字电路的 pcb可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地则不能这样使用)
②. 预先对要求比较严格的线(如高频线)进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。
③. 振荡器外壳接地,时钟线要尽量短,且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积,而不应该走其它信号线,以使周围电场趋近于零;
④. 尽可能采用45o的折线布线,不可使用90o折线,以减小高频信号的辐射;(要求高的线还要用双弧线)
⑤. 任何信号线都不要形成环路,如不可避免,环路应尽量小;信号线的过孔要尽量少;
⑥. 关键的线尽量短而粗,并在两边加上保护地。
⑦. 通过扁平电缆传送敏感信号和噪声场带信号时,要用“地线-信号-地线”的方式引出。 ⑧. 关键信号应预留测试点,以方便生产和维修检测用
⑨.原理图布线完成后,应对布线进行优化;同时,经初步网络检查和drc检查无误后,对未布线区域进行地线填充,用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层。
——pcb布线工艺要求
①. 线 一般情况下,信号线宽为0.3mm(12mil),电源线宽为0.77mm(30mil)或1.27mm(50mil);线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil),实际应用中,条件允许时应考虑加大距离; 布线密度较高时,可考虑(但不建议)采用ic脚间走两根线,线的宽度为0.254mm(10mil),线间距不小于0.254mm(10mil)。特殊情况下,当器件管脚较密,宽度较窄时,可按适当减小线宽和线间距。
②. 焊盘(pad) 焊盘(pad)与过渡孔(via)的基本要求是:盘的直径比孔的直径要大于0.6mm;例如,通用插脚式电阻、电容和集成电路等,采用盘/孔尺寸 1.6mm/0.8mm(63mil/32mil),插座、插针和二极管1n4007等,采用1.8mm/1.0mm(71mil/39mil)。实际应用中,应根据实际元件的尺寸来定,有条件时,可适当加大焊盘尺寸; pcb板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2~0.4mm左右。
③. 过孔(via) 一般为1.27mm/0.7mm(50mil/28mil); 当布线密度较高时,过孔尺寸可适当减小,但不宜过小,可考虑采用1.0mm/0.6mm(40mil/24mil)。
④. 焊盘、线、过孔的间距要求 pad and via : ≥ 0.3mm(12mil)
pad and pad : ≥ 0.3mm(12mil)
pad and track : ≥ 0.3mm(12mil)
track and track : ≥ 0.3mm(12mil)
密度较高时: pad and via : ≥ 0.254mm(10mil)
pad and pad : ≥ 0.254mm(10mil)
pad and track : ≥ 0.254mm(10mil)
track and track : ≥ 0.254mm(10mil)
第五:布线优化和丝印。“没有最好的,只有更好的”!不管你怎么挖空心思的去设计,等你画完之后,再去看一看,还是会觉得很多地方可以修改的。一般设计的经验是:优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后,就可以铺铜了(place->polygon plane)。铺铜一般铺地线(注意模拟地和数字地的分离),多层板时还可能需要铺电源。时对于丝印,要注意不能被器件挡住或被过孔和焊盘去掉。同时,设计时正视元件面,底层的字应做镜像处理,以免混淆层面。
第六:网络和drc检查和结构检查。首先,在确定电路原理图设计无误的前提下,将所生成的pcb网络文件与原理图网络文件进行物理连接关系的网络检查(netcheck),并根据输出文件结果及时对设计进行修正,以保证布线连接关系的正确性; 网络检查正确通过后,对pcb设计进行drc检查,并根据输出文件结果及时对设计进行修正,以保证pcb布线的电气性能。最后需进一步对pcb的机械安装结构进行检查和确认。
第七:制版。在此之前,最好还要有一个审核的过程。 pcb设计是一个考心思的工作,谁的心思密,经验高,设计出来的板子就好。所以设计时要极其细心,充分考虑各方面的因数(比如说便于维修和检查这一项很多人就不去考虑),精益求精,就一定能设计出一个好板子。
订阅:
博文 (Atom)